📚 Ringkasan Materi UAS
Distribusi Topik Ujian
UAS mencakup seluruh materi semester dengan distribusi bobot sebagai berikut:
Fundamental Concepts
15%
- Sejarah & perkembangan komputer
- Arsitektur vs organisasi
- Klasifikasi komputer
- Trend teknologi
CPU & Instruction Set
20%
- Struktur dan fungsi CPU
- Set instruksi dan addressing
- ALU dan control unit
- Pipeline processing
Memory System
15%
- Hierarki memori
- Cache organization
- Virtual memory
- Memory technology
I/O & System Architecture
15%
- Sistem input/output
- Interrupt handling
- Bus architecture
- Parallel architecture
Performance & Embedded
25%
- Performance metrics
- Benchmarking
- Embedded systems
- Real-time computing
Advanced Topics
10%
- Multicore architecture
- Power management
- Emerging technologies
- Case studies
💪 Latihan Soal UAS
Soal 1: Arsitektur Dasar (Bobot: 15%)
Teori & Konsep
Estimated: 8 menit
Jelaskan perbedaan mendasar antara arsitektur komputer dan organisasi komputer,
dan berikan contoh konkret untuk masing-masing konsep. Bagaimana hubungan antara
keduanya dalam desain sistem komputer modern?
Sangat Kurang
Kurang
Cukup
Paham
Sangat Paham
Jawaban Contoh:
Arsitektur Komputer: Atribut-atribut yang visible bagi programmer (instruction set, jumlah bits, mekanisme I/O). Contoh: x86 architecture, ARM architecture.
Organisasi Komputer: Unit-unit operasional dan interkoneksinya yang mengimplementasikan spesifikasi arsitektur. Contoh: pipeline implementation, memory hierarchy design, bus structure.
Hubungan: Arsitektur menentukan "what" yang dilakukan, sedangkan organisasi menentukan "how" cara melakukannya. Multiple organisasi dapat mengimplementasikan arsitektur yang sama.
Arsitektur Komputer: Atribut-atribut yang visible bagi programmer (instruction set, jumlah bits, mekanisme I/O). Contoh: x86 architecture, ARM architecture.
Organisasi Komputer: Unit-unit operasional dan interkoneksinya yang mengimplementasikan spesifikasi arsitektur. Contoh: pipeline implementation, memory hierarchy design, bus structure.
Hubungan: Arsitektur menentukan "what" yang dilakukan, sedangkan organisasi menentukan "how" cara melakukannya. Multiple organisasi dapat mengimplementasikan arsitektur yang sama.
Soal 2: Analisis Performa (Bobot: 25%)
Perhitungan & Analisis
Estimated: 12 menit
Sebuah processor memiliki clock rate 3.2 GHz. Program tertentu membutuhkan eksekusi
15 juta instruksi. Hitung waktu eksekusi dan MIPS rate untuk skenario berikut:
a) Non-pipeline: CPI = 4.2
b) Pipeline 5-stage: Ideal CPI = 1, dengan 15% instruksi menyebabkan 1 stall cycle
c) Berapa speedup yang dicapai dengan pipeline?
a) Non-pipeline: CPI = 4.2
b) Pipeline 5-stage: Ideal CPI = 1, dengan 15% instruksi menyebabkan 1 stall cycle
c) Berapa speedup yang dicapai dengan pipeline?
Sangat Kurang
Kurang
Cukup
Paham
Sangat Paham
Jawaban Contoh:
a) Non-pipeline:
Waktu eksekusi = (Instruction count × CPI) / Clock rate
= (15,000,000 × 4.2) / 3,200,000,000 = 0.0197 detik
MIPS = Clock rate / (CPI × 10⁶) = 3,200,000,000 / (4.2 × 1,000,000) = 762 MIPS
b) Pipeline:
Actual CPI = Ideal CPI + Stall cycles per instruction
= 1 + (0.15 × 1) = 1.15
Waktu eksekusi = (15,000,000 × 1.15) / 3,200,000,000 = 0.0054 detik
MIPS = 3,200,000,000 / (1.15 × 1,000,000) = 2783 MIPS
c) Speedup:
Speedup = Time non-pipeline / Time pipeline = 0.0197 / 0.0054 = 3.65x
a) Non-pipeline:
Waktu eksekusi = (Instruction count × CPI) / Clock rate
= (15,000,000 × 4.2) / 3,200,000,000 = 0.0197 detik
MIPS = Clock rate / (CPI × 10⁶) = 3,200,000,000 / (4.2 × 1,000,000) = 762 MIPS
b) Pipeline:
Actual CPI = Ideal CPI + Stall cycles per instruction
= 1 + (0.15 × 1) = 1.15
Waktu eksekusi = (15,000,000 × 1.15) / 3,200,000,000 = 0.0054 detik
MIPS = 3,200,000,000 / (1.15 × 1,000,000) = 2783 MIPS
c) Speedup:
Speedup = Time non-pipeline / Time pipeline = 0.0197 / 0.0054 = 3.65x
Soal 3: Pilihan Ganda Kompleks (Bobot: 10%)
Multiple Choice
Estimated: 3 menit
Manakah dari pernyataan berikut yang BENAR mengenai cache memory dalam hierarki memori?
Sangat Kurang
Kurang
Cukup
Paham
Sangat Paham
Jawaban Benar: C
Penjelasan:
• A: SALAH - Cache L1 biasanya lebih kecil dan lebih cepat dari L2
• B: SALAH - Write-back biasanya lebih cepat karena mengurangi memory writes
• C: BENAR - Temporal dan spatial locality meningkatkan cache hit rate
• D: SALAH - Cache menggunakan berbagai mapping techniques (direct, associative, set-associative)
Penjelasan:
• A: SALAH - Cache L1 biasanya lebih kecil dan lebih cepat dari L2
• B: SALAH - Write-back biasanya lebih cepat karena mengurangi memory writes
• C: BENAR - Temporal dan spatial locality meningkatkan cache hit rate
• D: SALAH - Cache menggunakan berbagai mapping techniques (direct, associative, set-associative)
🧮 Formula Sheet
Essential Formulas for UAS
CPU Time: Instruction Count × CPI × Clock Cycle Time
MIPS Rate: Clock Rate ÷ (CPI × 10⁶)
Speedup: Timeold ÷ Timenew
Amdahl's Law: 1 ÷ [(1 - P) + (P ÷ N)]
Cache Hit Time: Hit Time + Miss Rate × Miss Penalty
Power Consumption: Capacitive Load × Voltage² × Frequency
Memory Bandwidth: (Data Width ÷ 8) × Clock Frequency × Transfers per Cycle
CPI Pipeline: Ideal CPI + Stall cycles per instruction
🎯 Strategi Belajar
Tips Efektif untuk UAS
Prioritize High-Weight Topics: Fokus pada topik dengan bobot tinggi (Performance & Embedded: 25%)
Practice Calculations: Latihan perhitungan CPI, MIPS, cache performance secara rutin
Understand Concepts: Jangan hanya menghafal, pahami konsep dan hubungan antar topik
Time Management: Alokasi waktu berdasarkan bobot soal dan tingkat kesulitan
Review Mistakes: Analisis kesalahan dalam latihan dan pahami penyebabnya
📊 Progress Belajar
Tingkat pemahaman Anda saat ini:
0%
65% - Good Progress
100%