Rencana Pembelajaran Semester (RPS)
Dokumen lengkap Rencana Pembelajaran Semester Mata Kuliah Sistem Digital dan Logika
1. Identitas Mata Kuliah
| Program Studi | D3-Teknik Komputer |
|---|---|
| Nama Mata Kuliah | Sistem Digital dan Logika |
| Kode Mata Kuliah | MKDK003 |
| SKS | 3 SKS (2 SKS Teori, 1 SKS Praktikum) |
| Semester | 1 |
| Dosen Pengampu | Ir. H.A. Mooduto, M.Kom. |
| Deskripsi Mata Kuliah | Mata kuliah ini membahas konsep dasar sistem digital, gerbang logika, aljabar Boolean, rangkaian kombinasional dan sekuensial, serta penerapannya dalam pengembangan sistem embedded dan IoT. |
2. Capaian Pembelajaran
Capaian Pembelajaran Lulusan (CPL) yang Dibebankan
| Kode CPL | Deskripsi CPL | Level KKNI |
|---|---|---|
| CPL-02 | Mampu menguasai konsep teoretis bidang teknik komputer secara umum dan menerapkannya dalam penyelesaian masalah prosedural | Level 5 |
| CPL-04 | Mampu menyelesaikan pekerjaan berlingkup luas di bidang teknik komputer dengan memilih metode yang sesuai dari beragam pilihan berdasarkan analisis data | Level 5 |
| CPL-05 | Mampu merancang, mengimplementasikan, dan menguji sistem embedded dan IoT untuk aplikasi industri dan komersial | Level 5 |
| CPL-07 | Mampu menganalisis kebutuhan dan mengembangkan solusi teknologi informasi yang efektif dan efisien | Level 5 |
| CPL-08 | Mampu bekerja dalam tim secara kolaboratif dan berkomunikasi efektif dalam lingkungan profesional | Level 5 |
Capaian Pembelajaran Mata Kuliah (CPMK)
🔹 CPMK-1
Memahami konsep dasar sistem bilangan digital dan mampu melakukan konversi antar berbagai basis bilangan
🔹 CPMK-2
Menguasai prinsip gerbang logika dasar dan mampu menganalisis tabel kebenaran
🔹 CPMK-3
Mampu menerapkan hukum aljabar Boolean dan teorema De Morgan dalam penyederhanaan ekspresi logika
🔹 CPMK-4
Mampu merancang dan menganalisis rangkaian kombinasional menggunakan peta Karnaugh
🔹 CPMK-5
Menguasai prinsip rangkaian sekuensial dan mampu merancang counter serta register
🔹 CPMK-6
Mampu mengimplementasikan desain sistem digital menggunakan software simulasi dan hardware
3. Materi Pembelajaran
Peta Materi Pembelajaran
🔸 Fondasi
- Sistem bilangan dan konversi
- Gerbang logika dasar
- Aljabar Boolean
🔸 Inti Keahlian
- Peta Karnaugh
- Rangkaian kombinasional
- Rangkaian sekuensial
🔸 Penerapan
- Simulasi software
- Implementasi hardware
- Project sistem digital
4. Rencana Pembelajaran per Pertemuan
| Pertemuan | Topik Bahasan | Sub-CPMK | Metode |
|---|---|---|---|
| 1 | Sistem Bilangan Dasar | Sub-CPMK-1.1, 1.2 | Ceramah, Diskusi, Latihan |
| 2 | Gerbang Logika | Sub-CPMK-2.1, 2.2 | Demonstrasi, Simulasi |
| 3 | Aljabar Boolean | Sub-CPMK-3.1, 3.2 | Workshop, Studi Kasus |
| 4 | Peta Karnaugh | Sub-CPMK-4.1 | Problem Solving |
| 5 | Rangkaian Kombinasional | Sub-CPMK-4.2, 4.3 | Project-based Learning |
| 6 | Rangkaian Aritmetika | Sub-CPMK-4.4 | Simulasi, Praktikum |
| 7 | Flip-Flop dan Register | Sub-CPMK-5.1 | Demonstrasi, Diskusi |
| 8 | UTS Evaluasi | Semua CPMK 1-4 | Ujian Tertulis |
| 9 | Counter dan Register | Sub-CPMK-5.2 | Praktikum, Simulasi |
| 10 | Simulasi Software | Sub-CPMK-6.1 | Lab Session |
| 11 | Simulasi Sekuensial | Sub-CPMK-6.2 | Praktikum Mandiri |
| 12 | Implementasi Hardware Praktikum | Sub-CPMK-6.3 | Hands-on Lab |
| 13 | Project Sistem Digital Project | Sub-CPMK-6.4 | Project-based Learning |
| 14 | Presentasi Project | Sub-CPMK-6.5 | Presentasi, Diskusi |
| 15 | Review Materi | Semua CPMK | Tanya Jawab, Latihan |
| 16 | UAS Evaluasi | Semua CPMK | Ujian Tertulis & Praktik |
5. Evaluasi Pembelajaran
20%
Tugas
Tugas individu dan kelompok
15%
Kuis
Kuis mingguan online
25%
Praktikum
Laporan praktikum dan demo
20%
UTS
Ujian Tengah Semester
20%
UAS
Ujian Akhir Semester
6. Referensi
Referensi Utama
-
Mano, M. M., & Ciletti, M. D. (2018).
Digital Design: With an Introduction to the Verilog HDL, VHDL, and SystemVerilog. Pearson. -
Floyd, T. L. (2020).
Digital Fundamentals. Pearson. -
Wakerly, J. F. (2018).
Digital Design: Principles and Practices. Pearson.
Referensi Pendukung
-
Brown, S., & Vranesic, Z. (2021).
Fundamentals of Digital Logic with VHDL Design. McGraw-Hill. -
Katz, R. H., & Borriello, G. (2019).
Contemporary Logic Design. Pearson.
📥 Download Dokumen RPS
Unduh versi lengkap RPS dalam format PDF untuk referensi offline