🎯Tujuan Pembelajaran
Sub-CPMK 4.2: Merancang pencacah (counter) dan register geser
📚 Memahami Konsep
Memahami prinsip kerja counter synchronous dan asynchronous
⚡ Menganalisis Rangkaian
Mampu menganalisis karakteristik berbagai jenis counter
🔧 Merancang Sistem
Dapat merancang counter modulo-n dan register geser
🔄 Mengimplementasikan
Mengimplementasikan desain menggunakan flip-flop
📖 Pengantar Counter & Register
Counter dan register adalah komponen fundamental dalam sistem digital sekuensial yang berfungsi untuk menyimpan dan memanipulasi data secara berurutan.
Konsep Dasar
Counter adalah rangkaian sekuensial yang menghasilkan urutan status tertentu, biasanya untuk menghitung pulsa clock.
Register adalah kumpulan flip-flop yang digunakan untuk menyimpan data biner.
⏱️ Counter Asynchronous (Ripple Counter)
Counter asynchronous menggunakan output dari satu flip-flop sebagai clock untuk flip-flop berikutnya, menghasilkan efek ripple.
Rangkaian Counter Asynchronous 4-bit
Gambar: Rangkaian counter asynchronous menggunakan 4 JK Flip-Flop
Tabel Status Counter 4-bit
| Pulsa Clock | Q3 | Q2 | Q1 | Q0 | Desimal |
|---|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 | 1 |
| 2 | 0 | 0 | 1 | 0 | 2 |
| 3 | 0 | 0 | 1 | 1 | 3 |
| 4 | 0 | 1 | 0 | 0 | 4 |
| 5 | 0 | 1 | 0 | 1 | 5 |
| 6 | 0 | 1 | 1 | 0 | 6 |
| 7 | 0 | 1 | 1 | 1 | 7 |
| 8 | 1 | 0 | 0 | 0 | 8 |
| 9 | 1 | 0 | 0 | 1 | 9 |
| 10 | 1 | 0 | 1 | 0 | 10 |
| 11 | 1 | 0 | 1 | 1 | 11 |
| 12 | 1 | 1 | 0 | 0 | 12 |
| 13 | 1 | 1 | 0 | 1 | 13 |
| 14 | 1 | 1 | 1 | 0 | 14 |
| 15 | 1 | 1 | 1 | 1 | 15 |
Simulasi Counter Asynchronous
⚡ Counter Synchronous
Counter synchronous menggunakan clock yang sama untuk semua flip-flop, menghasilkan operasi yang lebih cepat dan synchronous.
Counter Synchronous 4-bit dengan Enable
Q0 = D0 = Q0' (Toggle setiap clock)
Q1 = D1 = Q1 ⊕ (Q0 · EN)
Q2 = D2 = Q2 ⊕ (Q1 · Q0 · EN)
Q3 = D3 = Q3 ⊕ (Q2 · Q1 · Q0 · EN)
Simulasi Counter Synchronous
🔢 Counter Modulo-N
Counter modulo-N menghitung dari 0 hingga N-1 kemudian kembali ke 0. Desain menggunakan kombinasi gerbang logika untuk reset.
Counter Modulo-6 (0-5)
| State | Q2 | Q1 | Q0 | Reset Condition |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 | 0 |
| 2 | 0 | 1 | 0 | 0 |
| 3 | 0 | 1 | 1 | 0 |
| 4 | 1 | 0 | 0 | 0 |
| 5 | 1 | 0 | 1 | 0 |
| 6 | 1 | 1 | 0 | 1 (Reset) |
RESET = Q2 · Q1
// Counter akan reset dari 6 ke 0
🔄 Shift Register
Shift register digunakan untuk menyimpan dan menggeser data bit per bit. Terdapat beberapa jenis berdasarkan arah pergeseran.
Jenis-jenis Shift Register
➡️ SISO (Serial-In Serial-Out)
Data masuk dan keluar secara serial
⬅️ SIPO (Serial-In Parallel-Out)
Data masuk serial, keluar parallel
🔀 PISO (Parallel-In Serial-Out)
Data masuk parallel, keluar serial
🔄 PIPO (Parallel-In Parallel-Out)
Data masuk dan keluar parallel
Simulasi Shift Register
Latihan & Evaluasi
Soal 1: Rancang counter modulo-10 menggunakan JK Flip-Flop yang menghitung dari 0 hingga 9.
Soal 2: Buat shift register 4-bit yang dapat melakukan operasi shift left dan shift right dengan parallel load.
Soal 3: Analisis perbedaan kecepatan antara counter asynchronous dan synchronous untuk aplikasi frekuensi tinggi.